PLL: Yes, Главна цел: Memory, DDR2, Вход: SSTL-18, Изход: SSTL-18, Брой вериги: 1, Съотношение - вход: изход: 1:10,
PLL: No, Изход: Clock,
PLL: Yes, Главна цел: SONET/SDH, Stratum, Вход: LVCMOS, Изход: LVCMOS, LVPECL, Брой вериги: 1, Съотношение - вход: изход: 11:13,
PLL: Yes, Главна цел: SONET/SDH, Telecom, Вход: LVCMOS, Изход: LVCMOS, LVPECL, Брой вериги: 1, Съотношение - вход: изход: 6:5,
PLL: Yes, Главна цел: 3G, Ethernet, SONET/SDH, Вход: LVCMOS, LVDS, LVPECL, Изход: LVDS, Брой вериги: 1, Съотношение - вход: изход: 2:2,
PLL: Yes, Главна цел: SONET/SDH, Вход: CMOS, Изход: CML, CMOS, Брой вериги: 2, Съотношение - вход: изход: 3:3,
PLL: Yes, Главна цел: Ethernet, SONET/SDH, Telecom, Вход: LVCMOS, Изход: LVCMOS, Брой вериги: 1, Съотношение - вход: изход: 11:10,
PLL: Yes, Главна цел: Ethernet, SONET/SDH, Вход: CML, Изход: CML, Брой вериги: 1, Съотношение - вход: изход: 2:2,
